7月3日-5日，2025第九届集微半导体大会在上海张江科学会堂隆重举行。大会由半导体投资联盟、ICT知识产权发展联盟主办，爱集微（上海）科技有限公司承办，上海市集成电路行业协会协办，浦东科创集团、海望资本战略协作，上海市张江科学城建设管理办公室、浦东新区投资促进服务中心支持。 作为大会的重要论坛之一，7月4日，集微EDA IP工业软件论坛以“智启芯程——AI驱动下的EDA与IP设计新纪元”为主题，聚焦AI时代全球EDA、IP以及全产业链热点，汇聚国内外EDA/IP领域顶尖学者、公司领袖及投资专家，共探产业升级路径，携手定义电子设计新未来。 今年以来，AI技术的迅猛发展正为EDA工具、IP核及工业软件等行业带来颠覆性的变革，面对产业变革，如何利用AI重构工程设计？EDA解决方案中AI发展趋势如何？EDA如何加速Chiplet设计与仿真？针对这些话题，本届EDA IP工业软件论坛上来自新思科技、华大九天、安谋科技、Ceva、九同方、芯和半导体等公司的专家发表了精彩的主题分享。 新思科技中国区应用工程执行总监黄宗杰带来了主题为《从芯片到系统，AI如何重构工程设计？》的演讲，深入剖析AI如何重塑芯片设计范式，并详细阐述了新思科技在推动人工智能（AI）芯片设计领域的创新举措和未来愿景，以及如何利用生成式人工智能（GenAI）和智能体人工智能（Agentic AI）技术，全方位革新电子设计自动化（EDA）工作流程。 他指出，“当前芯片设计AI工作负载的日益复杂，因此行业必须对工程工作流程、技术引擎和底层计算基础设施架构进行彻底重构。新思科技一直走在AI+EDA的技术创新前沿，并持续推动AI技术在整个EDA领域的创新发展。新思科技推出的AI驱动型EDA全面解决方案Synopsys.ai，旨在通过AI技术加速EDA工作流程，提升生产力。基于强化学习（RL），它涵盖了从RTL优化、回归测试、调试失败分析到后布局检查、测试与诊断等多个环节。此外，新思科技全新的生成式AI驱动型辅助和创新功能正在为客户解锁更高的效率，提升设计质量并加速上市进程。” 北京华大九天科技股份有限公司解决方案总监杨祖声发表了题为《EDA行业大模型智能系统》的演讲，他系统分析了国产EDA困局、EDA发展趋势，并着重介绍了华大九天的EDA解决方案。“2024年全球EDA公司数量约160家，从业人数63000人，中国EDA公司数量约110家，从业人数11000人。虽然中国公司数量占比较高，但从市场份额等综合实力来看，与国际头部公司仍存在差距。当前一个值得关注的趋势是，AI正在越来越多地向EDA领融合渗透，成为半导体产业变革的关键驱动力，中国EDA公司迎来更多的发展机会。” 他指出，“华大九天凭借前期在算法优化、数据处理等方面的探索，在AI + EDA方向构建起一定技术基础。未来，华大九天将持续开展AI技术研究与开发，力求在这场技术变革中实现突围。” 安谋科技（中国）有限公司高级产物经理叶斌带来了主题为《大模型时代，NPU驱动端侧AI创“芯”演进》的演讲。他表示，“随着人工智能在端侧应用的深化，各领域对低功耗、高性能、实时响应的芯片需求激增，半导体IP的设计与优化成为满足这些需求的关键。半导体IP供应商不仅要具备深厚的技术积累，还需紧跟行业趋势，发挥软硬协同效应，快速迭代适应不断更新的需求，应对未来应用场景。” 叶斌说道，“在此趋势下，安谋科技的新一代NPU IP全方位升级产物特性，从架构设计角度对于transformer继续优化，并且持续大规模软件投入，持续完善算子库。新一代NPU IP不仅强化数据传输，并且深度理解端侧使用调度场景，同时具备灵活的授权模式，能够迅速响应客户需求。” Ceva,lnc.中国技术支持总监徐明在发表名为《人工智能的下一次进化：边缘优先》的主题演讲中指出，“如今的人工智能发展趋势是‘边缘优先’（Edge-First），其中包括更优化、更高效的模型正在加速边缘部署，以及更小的尺寸和更低的内存使用。目前，行业领导者正在从以云计算为中心的人工智能转向边缘原生智能。” 但鉴于边缘人工智能的部署面临一些挑战，成功应用AI芯片需要端到端人工智能解决方案，包括适用于各种应用的可扩展NPU，便于部署的人工智能SDK和工具，用于参考/优化AI模型的Model zoo框架，可互补解决方案的生态系统，以及面向未来的人工智能架构。对此，徐明强调，Ceva针对性的提出了人工智能战略，即以人工智能+互联互通助力智能边缘，而这一战略的支柱是连接、感知和推理，分别覆盖从蓝牙和Wi-Fi到5G和卫星通信，摄像机、雷达、麦克风和运动传感器的数据处理，以及边缘AI NPU——从嵌入式机器学习到生成式AI。 湖北九同方微电子有限公司首席算法架构师贾平昊发表了题为《跨尺度电磁仿真解决方案》的演讲。他系统展示九同方在电磁仿真领域的技术实力和创新成果，并重点介绍了跨尺度电磁仿真解决方案。该方案采用创新的自适应网格技术和分布式计算架构，大幅提升了仿真效率和精度；其全流程覆盖能力可支持从传统芯片设计到先进封装的全链条仿真需求。 “在后摩尔时代的技术创新中，我们的解决方案正在帮助产业突破关键瓶颈，”贾平昊表示，“特别是在3DIC集成和Chiplet设计等前沿领域，已经展现出显著的竞争优势。目前，该方案已成功应用于国内多家领先半导体公司的产物开发，为5G基站、AI加速芯片和自动驾驶系统等战略新兴领域提供了重要的技术支撑和保障。” 芯和半导体科技（上海）股份有限公司产物应用总监苏周祥在题为《集成系统EDA赋能加速Chiplet设计与仿真》的演讲中详细概述了AI如何推动Chiplet先进封装发展以及Chiplet先进封装设计面临的挑战，并分享了芯和半导体Chiplet先进封装解决方案。 他表示，“AI模型的持续迭代使得应用从云端向终端迈进，算力、存力、运力和电力需求随之全面爆发，基于传统SoC的AI芯片面临多重技术挑战，在此趋势下，Chiplet先进封装应运而生，助力传统SoC AI芯片突破计算性能、功耗、面积等瓶颈。但Chiplet架构先进，使得设计复杂度剧增，同时Chiplet堆叠的高功耗对散热要求越来越高，因此需要EDA具备自动化、高精度、高效率及跨物理域的处理能力。面对这些挑战，芯和半导体基于STCO构建的集成EDA具备自主研发的高精度求解器、模型接口丰富、高效高质量网格剖分、丰富的后处理、 一体化设计等优势，能够为全球AI芯片公司先进封装设计提供全面支持。”
